

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2004 年 6 月 3 日 (03.06.2004)

PCT


(10) 国際公開番号
WO 2004/046912 A1

- (51) 国際特許分類⁷: G06F 7/58
(21) 国際出願番号: PCT/JP2003/014517
(22) 国際出願日: 2003 年 11 月 14 日 (14.11.2003)
(25) 国際出願の言語: 日本語
(26) 国際公開の言語: 日本語
(30) 優先権データ:
特願 2002-331884
2002 年 11 月 15 日 (15.11.2002) JP
(71) 出願人 (米国を除く全ての指定国について): 三洋電機株式会社 (SANYO ELECTRIC CO., LTD.) [JP/JP]; 〒570-8677 大阪府 守口市京阪本通 2 丁目 5 番 5 号 Osaka (JP). 株式会社数理設計研究所 (KABUSHIKI KAISHA SURI SEKKEI KENKYUSHO) [JP/JP]; 〒371-0816 群馬県 前橋市上佐烏町 5 4-2 Gunma (JP).
(72) 発明者; および
(75) 発明者/出願人 (米国についてののみ): 女屋 正人 (ON-AYA, Masato) [JP/JP]; 〒570-8677 大阪府 守口市京阪本通 2 丁目 5 番 5 号 三洋電機株式会社内 Osaka (JP). 玉置 晴朗 (TAMAKI, Haruro) [JP/JP]; 〒371-0816 群馬県 前橋市上佐烏町 5 4-2 株式会社数理設計研究所内 Gunma (JP). 池谷 昭 (IKETANI, Akira) [JP/JP]; 〒110-0005 東京都 台東区上野 1 丁目 1 9 番 1 0 号 三洋セミコンデバイス株式会社内 Tokyo (JP).
(74) 代理人: 吉田 研二, 外 (YOSHIDA, Kenji et al.); 〒180-0004 東京都 武蔵野市吉祥寺本町 1 丁目 3 4 番 1 2 号 Tokyo (JP).

[続葉有]

(54) Title: RANDOM NUMBER GENERATOR

(54) 発明の名称: 乱数生成装置



(57) Abstract: A random number generator comprising a plurality of pseudo random number generating units that can respectively output random numbers in specified pseudo random number systems, an output random number generating unit that generates output random numbers based on outputs from a plurality of pseudo random number generating units, a physical random number generator that generates physical random numbers, and a switching unit for switching between the necessity and the non-necessity of updating output values from pseudo random number generating units based on physical random numbers generated by the physical random number generator. Based on which pseudo random number system an output random number is generated is randomly switched based on a physical random number, making it very difficult to predict a random number compared with a conventional one.

(57) 要約: 乱数生成装置は、各々所定の疑似乱数系列の乱数を出力可能な複数の疑似乱数生成部と、複数の疑似乱数生成部の出力に基づいて出力乱数を生成する出力乱数生成部と、物理乱数を生成する物理乱数発生器と、物理乱数発生器の生成した物理乱数に基づいて

[続葉有]



(81) 指定国 (国内): CN, KR, US.

添付公開書類:

— 国際調査報告書

(84) 指定国 (広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

明 細 書

乱数生成装置

技術分野

本発明は、乱数生成装置に関し、特に暗号化アルゴリズムに好適な乱数生成装置に関する。

背景技術

暗号化アルゴリズム等では、セキュリティの確保のために、しばしば乱数が用いられる。その場合の乱数としては、一般的に、M系列 (Maximum length code: 最長符号系列) 等に代表される疑似乱数が用いられてきた。M系列符号は、公知の線形シフトレジスタ符号発生器によって生成することができる。

また、上記疑似乱数以外の乱数として、原子核の崩壊現象がランダムとなることや電気雑音等の自然現象を利用して生成される物理乱数が知られている。暗号化アルゴリズム等においても、上記疑似乱数に替えて、この物理乱数を利用する場合もある (例えば、日本特開 2000-66592 号公報参照)。

しかしながら、M系列等に代表される疑似乱数は、必ずしも安全性の高い乱数とは言えず、セキュリティ確保の面からは好ましくない面がある。疑似乱数は、一定の算術プロセスあるいは関数の組み合わせから生成されるため、同じ初期条件を与えれば、同一の乱数を生成可能となるからである。

また、一般的に物理乱数は微弱な信号であるため、暗号化アルゴリズム等で使用するためには、通常、増幅器によって利用可能なレベルに増幅される。ところが、増幅器は電界や磁界によって影響を受ける場合があり、それらの意図的な印加によって乱数の発生確率が操作され、安全性が低下してしまう場合があった。

発明の開示

本発明にかかる乱数生成装置は、各々所定の疑似乱数系列の乱数を出力可能な複数の疑似乱数生成手段と、上記複数の疑似乱数生成手段の出力に基づいて出力

乱数を生成可能な出力乱数生成手段と、物理乱数を生成する物理乱数生成手段と、上記物理乱数生成手段の生成した物理乱数に基づいて、上記出力乱数生成手段における出力乱数の生成に、少なくとも一つの上記疑似乱数生成手段で生成される疑似乱数を用いるか否かを切り替える切替手段と、を備える。すなわち、上記本発明にかかる乱数生成装置によれば、複数の疑似乱数系列のうち出力乱数の元となる疑似乱数系列が物理乱数に基づいて変更されるため、従来の疑似乱数のみを用いた乱数生成装置に比べて乱数の予測性を低減することができる。また、物理乱数を直接的な出力乱数としては用いないため、仮に外部から物理乱数生成手段に何らかの操作が加えられたとしても、出力乱数の予測は従来装置に比べてかなり難しくなる。

上記本発明にかかる乱数生成装置では、上記切替手段が、物理乱数に基づいて、少なくとも一つの上記疑似乱数生成手段にクロック信号を入力するか否かを切り替えるように構成してもよい。この構成では、疑似乱数生成手段にクロック信号を入力するか否かを切り替えることで、その疑似乱数生成手段から新たな疑似乱数が出力されるか否かが切り替わる。

また、上記本発明にかかる乱数生成装置では、上記物理乱数生成手段の生成した物理乱数が少なくとも一つの上記疑似乱数生成手段のクロック信号として入力されるように構成してもよい。この構成では、クロック信号としての物理乱数出力の値が切り替わることで、その疑似乱数生成手段から新たな疑似乱数が出力されるか否かが切り替わる。なお、この場合には、上記物理乱数生成手段が上記切替手段として機能することになる。

また、上記本発明にかかる乱数生成装置では、上記切替手段が、物理乱数に基づいて、少なくとも一つの上記疑似乱数生成手段で生成された疑似乱数を上記出力乱数生成手段に入力するか否かを切り替えるように構成してもよい。この構成では、切替手段によって、少なくとも一つの上記疑似乱数生成手段によって生成された疑似乱数を出力乱数生成手段に入力するか否かを切り替える。

図面の簡単な説明

図 1 は、本発明の実施の形態 1 にかかる乱数生成装置の構成図である。

図 2 は、本発明の実施の形態にかかる乱数生成装置で用いられる物理乱数発生器の構成図である。

図 3 は、本発明の実施の形態 2 にかかる乱数生成装置の構成図である。

図 4 は、本発明の実施の形態 3 にかかる乱数生成装置の構成図である。

図 5 は、本発明の実施の形態 4 にかかる乱数生成装置の構成図である。

発明を実施するための最良の形態

実施の形態 1. 図 1 は、本実施形態にかかる乱数生成装置 10 の構成を示す図、また図 2 は、物理乱数発生器 16 の構成図である。

乱数生成装置 10 は、二つの疑似乱数生成部 12 a, 12 b、出力乱数生成部 14、物理乱数発生器 16、および切替部 18 を含む。このうち疑似乱数生成部 12 a, 12 b は、それぞれ、縦続して接続された複数のフリップフロップを含むシフトレジスタ 20 a, 20 b と、所定の複数のタップ位置からの出力値の排他的論理和を出力する EXOR ゲート 22 a, 22 b と、を有し、所定の M 系列の乱数を出力する線形シフトレジスタ符号発生器として構成されている。図 1 の例では、シフトレジスタ 20 a は、17 個のフリップフロップを有しクロック信号に応じてビットシフトする 17 段シフトレジスタであり、入力側より第 3 番目と第 17 番目のフリップフロップからのタップ出力 (Q 出力; Q3, Q17) に基づいて帰還入力値 (シフトレジスタ 20 a の D1 入力; 「1」 (ハイレベル) または 「0」 (ローレベル)) が生成される。また、シフトレジスタ 20 b は、15 個のフリップフロップを有しクロック信号に応じてビットシフトする 15 段シフトレジスタであり、入力側より第 2 番目と第 15 番目のフリップフロップからのタップ出力 (Q2, Q15) に基づいて帰還入力値が生成される。シフトレジスタ 20 a, 20 b の段数および帰還入力の元となるタップ位置は互いに異なっており、疑似乱数生成部 12 a, 12 b は、相異なる M 系列符号を生成することができる。

本実施形態では、疑似乱数生成部 12 a が動作するためのクロック信号 (シフトレジスタ 20 a がビットシフトを行うためのクロック信号) は、信号源 24 より直接入力されるが、疑似乱数生成部 12 b (シフトレジスタ 20 b) のクロッ

ク信号は、信号源 24 より切替部 18 を介して入力される。切替部 18 は、物理乱数発生器 16 からの物理乱数出力に基づいて、疑似乱数生成部 12 b にクロック信号を入力するか否かを切り替える。図 1 の例では、切替部 18 は AND ゲートとして構成され、信号源 24 からの共通クロック信号の値が「1」であり、かつ物理乱数出力値が「1」であるときにのみ、疑似乱数生成部 12 b に入力するクロック信号の値（すなわち出力値）を「1」とする。疑似乱数生成部 12 b は、入力されるクロック信号の値が「1」（ハイレベル）であるときにのみ新たな疑似乱数を出力する（疑似乱数を更新する）から、疑似乱数生成部 12 b で生成された疑似乱数は物理乱数出力値が「1」であるときにのみ出力乱数生成部 14 に入力され、他方、物理乱数出力値が「0」であるときは、その出力値は出力線につながるビットの値（図 1 の例では第 15 番目のビットの Q15 出力；「1」または「0」）で固定されることとなる。

そして、出力乱数生成部 14 において、二つの疑似乱数生成部 12 a, 12 b の出力値に基づいて出力乱数が生成される。図 1 の例では、出力乱数生成部 14 は、EXOR ゲートとして構成され、疑似乱数生成部 12 a, 12 b からの出力値が不一致であるときには出力値を「1」とし、他方、それらが一致するときには出力値を「0」とする。ここで、上述したように、物理乱数出力値が「1」であるときは、疑似乱数生成部 12 b の出力値は疑似乱数となり、他方、物理乱数出力値が「0」であるときは、疑似乱数生成部 12 b の出力値は「1」または「0」で固定される。つまり、出力乱数生成部 14 の出力乱数は、物理乱数出力値が「1」であるときは、疑似乱数生成部 12 a, 12 b の双方で生成された疑似乱数に基づいて生成されることとなり、物理乱数出力値が「0」であるときは、疑似乱数生成部 12 a によって生成された疑似乱数に基づいて生成されることとなる。すなわち、本実施形態によれば、出力乱数をどの疑似乱数を用いて生成するかが物理乱数によってランダムに変化することとなり、従来の物理乱数あるいは疑似乱数に比べて、その予測が非常に難しくなると言える。さらに、本実施形態では、複数の疑似乱数生成部 12 a, 12 b によって相異なる疑似乱数が生成されるので、それら複数の疑似乱数生成部 12 a, 12 b の双方に基づいて生成された出力乱数自体の予測も難しく、結果として出力乱数の予測は極めて難しく

なる。

ところで、物理乱数発生器 16 は、物理乱数発生源 16 a、増幅回路 16 b および二値化回路 16 c を備える。このうち、物理乱数発生源 16 a は、自然現象に基づいてランダムに変化する信号を生じうるものであり、例えば、上記特許文献 1 に開示されるような、接合を含む電流路に生じる雑音信号を生じる半導体素子を含むものとして行うことができる。なお、これには限られず、放射性物質の崩壊を利用したもの等もこの物理乱数発生源 16 a として用いることができる。物理乱数発生源 16 a にて生じた信号は、増幅回路 16 b において増幅され、さらに二値化回路 16 c において二値化処理される。二値化回路 16 c は、所定のサンプリングタイミングで、増幅された信号の振幅と所定の閾値とを比較し、例えば、増幅された信号の振幅が所定の閾値より高いときには「1」を、逆に低いときには「0」を出力する。こうして物理乱数発生器 16 により、「1」または「0」を示す所定電圧の物理乱数出力値が生成される。なお、二値化回路 16 c の閾値のレベルは任意に設定することができるが、通常は「1」および「0」の発生確率がほぼ 1 対 1 となるように設定される。なお、二値化回路 16 c において、単に、増幅された信号の振幅を所定の閾値と比較して出力信号を発生するようにしてもよい。

実施の形態 2. 図 3 は、本実施形態にかかる乱数生成装置 30 の構成を示す図である。なお、ここでは、上記実施形態と同じ構成要素については同じ符号を付し、重複する部分の説明は省略する。

上記実施の形態 1 では、疑似乱数生成部 12 b には、クロック信号として、物理乱数発生器 16 からの物理乱数出力と信号源 24 からの共通クロック信号との論理積を入力したが、本実施形態では、疑似乱数生成部 12 b へのクロック信号を、物理乱数発生器 16 からの物理乱数出力そのものとしている。本実施形態では、物理乱数発生器 16 が切替部に相当する。なお、疑似乱数生成部 12 a のクロック信号 CK は物理乱数出力とは独立して入力される。このような構成とした場合も、上記実施の形態 1 と同様の効果が得られる。すなわち、物理乱数出力値が「1」であるときには、疑似乱数生成部 12 b は、物理乱数出力の出力タイミング（＝物理乱数発生器 16 のサンプリングタイミング）で、順次、疑似乱数を

生成し、これが出力乱数生成部 1 4 に向けて出力される。他方、物理乱数出力値が「0」であるときには疑似乱数生成部 1 2 b は動作せず、その出力値は出力線につながるビットの値（図 3 の例では第 1 5 番目のビットの Q 1 5 出力；「1」または「0」）で固定される。すなわち、物理乱数出力値が「1」であるときは、疑似乱数生成部 1 2 b からクロック信号に応じて疑似乱数が出力され、物理乱数出力値が「0」であるときは、疑似乱数が出力されず出力値が固定された状態となる。それら各状態において出力乱数生成部 1 4 から出力される出力乱数は上記実施の形態 1 と同じとなる。本実施形態でも、上記実施の形態 1 と同様に、出力乱数をどの疑似乱数を用いて生成するかが物理乱数によってランダムに変化することとなり、従来の物理乱数あるいは疑似乱数に比べて、その予測が非常に難しくなると言える。なお、物理乱数発生器 1 6 は、サンプリングタイミングで出力するのではなく、任意のタイミングで出力するように構成してもよい。

実施の形態 3. 図 4 は、本実施形態にかかる乱数生成装置 4 0 の構成を示す図である。なお、ここでは、上記実施形態と同じ構成要素については同じ符号を付し、重複する部分の説明は省略する。

本実施形態では、疑似乱数生成部 1 2 b で生成した疑似乱数が出力乱数生成部 1 4 に入力されるか否かが切替部 4 8 によって制御される。図 4 の例では、疑似乱数生成部 1 2 b の出力は、AND ゲートとして構成される切替部 4 8 を介して出力乱数生成部 1 4 に入力されるようになっている。そして切替部 4 8 において、物理乱数発生器 1 6 からの物理乱数出力と疑似乱数生成部 1 2 b の出力との論理積が取得され、これが出力乱数生成部 1 4 に入力される。すなわち、物理乱数出力値が「1」であるときは、疑似乱数生成部 1 2 b で生成された疑似乱数がそのまま出力乱数生成部 1 4 に入力され、出力乱数生成部 1 4 は、疑似乱数生成部 1 2 a, 1 2 b 双方の疑似乱数の排他的論理和を取得し、これを出力乱数として出力する。他方、物理乱数出力値が「0」であるときは、出力乱数生成部 1 4 には「0」が入力され、出力乱数生成部 1 4 からは、疑似乱数生成部 1 2 a の出力値と同じ値の出力乱数（すなわち疑似乱数生成部 1 2 a の出力した疑似乱数）が出力される。本実施形態でも、物理乱数出力値が「1」であるときは、疑似乱数生成部 1 2 b からクロック信号（例えば疑似乱数生成部 1 2 a と共通のクロック

信号) に応じて疑似乱数が出力され、物理乱数出力値が「0」であるときは、疑似乱数が出力されず出力値が固定された状態となる。つまり、本実施形態でも、出力乱数をどの疑似乱数に基づいて生成するかが物理乱数によってランダムに変化することとなり、従来の物理乱数あるいは疑似乱数に比べて、その予測が非常に難しくなると言える。

実施の形態4. 図5は、本実施形態にかかる乱数生成装置50の構成を示す図である。なお、ここでは、上記実施形態と同じ構成要素については同じ符号を付し、重複する部分の説明は省略する。

本実施形態では、疑似乱数生成部12a, 12bでそれぞれ生成された疑似乱数が出力乱数生成部14に入力されるか否かが物理乱数出力値によって切り替わる。なお、図5の例の場合、疑似乱数生成部12a, 12bの生成した疑似乱数のうちいずれか一方が選択的に出力乱数生成部14に入力され、選択入力された疑似乱数がそのまま出力乱数生成部14の出力、すなわち乱数生成装置50の出力となっている。つまり、図5の例では、複数の疑似乱数生成部12a, 12bによってそれぞれ生成される疑似乱数パターンのうちどれを出力するかを、物理乱数によって選択的に切り替えていると言うこともできる。具体的には、切替部58は、二つのANDゲート58a, 58bを備えており、そのうち一方のANDゲート58aには、疑似乱数生成部12aの出力と物理乱数発生器16からインバータ58cを介して物理乱数出力値が入力され、もう一方のANDゲート58bには、疑似乱数生成部12bの出力と物理乱数発生器16からの物理乱数出力値が入力される。そして、これら二つのANDゲート58a, 58bの出力が出力乱数生成部14に入力され、それらの排他的論理和が出力乱数となる。そして、この構成では、物理乱数出力値が「1」であるときは、疑似乱数生成部12bで生成された疑似乱数がそのままANDゲート58bの出力として出力乱数生成部14に入力され、他方ANDゲート58aの出力は「0」となる。すなわちこの場合、出力乱数生成部14からは、疑似乱数生成部12bの出力値と同じ値の出力乱数（すなわち疑似乱数生成部12bの出力した疑似乱数）が出力される。他方、物理乱数出力値が「0」であるときは、疑似乱数生成部12aで生成された疑似乱数がそのままANDゲート58aの出力として出力乱数生成部14に

入力され、他方ANDゲート58bの出力は「0」となる。すなわちこの場合、出力乱数生成部14からは、疑似乱数生成部12aの出力値と同じ値の出力乱数（すなわち疑似乱数生成部12bの出力した疑似乱数）が出力される。本実施形態でも、出力乱数をどの疑似乱数に基づいて生成するかが物理乱数によってランダムに変化することとなり、従来の物理乱数あるいは疑似乱数に比べて、その予測が非常に難しくなると言える。

以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態には限定されず、種々の等価回路によっても実施可能である。例えば、上記実施形態では、疑似乱数が、17段または15段のシフトレジスタを有する線形シフトレジスタ符号発生器によって生成される数種類のM系列符号である場合を例示したが、この例には限定されず、それ以外の段数のシフトレジスタあるいはタップの組み合わせに基づく疑似乱数系列であってもよい。また、複数の疑似乱数生成部を、同じ系列の疑似乱数を発生させるものとしてもよい。また、上記実施形態では、シフトレジスタの最終段のフリップフロップのQ出力を疑似乱数として出力したが、他のフリップフロップから疑似乱数を出力してもよいし、シフトレジスタに入力される帰還値を疑似乱数出力としてもよい。

産業上の利用可能性

以上説明したように、本発明によれば、出力乱数をどの疑似乱数に基づいて生成するかが物理乱数に基づいてランダムに変化するため、より予測の難しい乱数を生成することができる。このため、例えば、より高い安全性が要求される暗号化技術等での使用に適している。

請 求 の 範 囲

1. 各々所定の疑似乱数系列の乱数を出力可能な複数の疑似乱数生成手段と、
前記複数の疑似乱数生成手段の出力に基づいて出力乱数を生成可能な出力乱数生成手段と、
物理乱数を生成する物理乱数生成手段と、
前記物理乱数生成手段の生成した物理乱数に基づいて、前記出力乱数生成手段における出力乱数の生成に、少なくとも一つの前記疑似乱数生成手段で生成される疑似乱数を用いるか否かを切り替える切替手段と、
を備える乱数生成装置。
2. 前記切替手段は、物理乱数に基づいて、少なくとも一つの前記疑似乱数生成手段にクロック信号を入力するか否かを切り替えることを特徴とする請求の範囲第1項に記載の乱数生成装置。
3. 前記物理乱数生成手段の生成した物理乱数が少なくとも一つの前記疑似乱数生成手段のクロック信号として入力されることを特徴とする請求の範囲第1項に記載の乱数生成装置。
4. 前記切替手段は、物理乱数に基づいて、少なくとも一つの前記疑似乱数生成手段で生成された疑似乱数を前記出力乱数生成手段に入力するか否かを切り替えることを特徴とする請求の範囲第1項に記載の乱数生成装置。
5. 前記出力乱数生成手段は、排他的論理和ゲートであることを特徴とする請求の範囲第1項に記載の乱数生成装置。

図1




図2




図3




図4




図5

